B

[解析] 运算器负责对数据进行加工和处理，即完成算术逻辑运算。

C

[解析] 数据相关类型包括RAW(写后读)、WAW(写后写)、WAR(读后写)。设有i和j两条指令，i指令在前，j指令在后，则3种相关的含义如下。
   ·RAW(写后读)：指令j试图在指令i写入寄存器前就读出该寄存器的内容，这样指令j就会错误地读出该寄存器旧的内容。
   ·WAR(读后写)：指令j试图在指令i读出该寄存器前就写入该寄存器，这样指令i就会错误地读出该寄存器的新内容。
   ·WAW(写后写)：指令j试图在指令i写入寄存器前就写入该寄存器，这样两次写的先后次序被颠倒，就会错误地使由指令i写入的值成为该寄存器的内容。
   在这两条指令中，都对R1进行操作，其中前面对R1写操作，后面对R1读操作，因此发生写后读相关。

D

[解析] 状态字寄存器用来存放PSW，PSW包括两个部分：一是状态标志，如进位标志(C)、结果为零标志(Z)等，大多数指令的执行将会影响到这些标志位；二是控制标志，如中断标志、陷阱标志等。
   SF符号标志位，当运算结果最高有效位是1，SF==1；否则，SF==0。当此数是有符号数时，该数是个负数；当此数为无符号数时，SF的值没有参考价值。

B

[解析] 程序的执行时间1.2×4×10⁹/2GHz=2.4s，所占百分比为(2.4/4)×100%=60%。

B

[解析] 数据总线的位数与处理器的位数相同，也就表示CPU一次所能处理数据的位数，即CPU的位数。

A

[解析] 中断标志寄存器用来标志是否有中断申请，故选A。

C

[解析] 控制器的全部功能包括取出指令、分析指令和执行指令，答题时应考虑全面。

C

[解析] 地址译码器是主存等存储器的组成部分，其作用是根据输入的地址码唯一选定一个存储单元，它不是CPU的组成部分，地址译码器位于存储器，故A错误。
   程序计数器中存放的是欲执行指令的地址，故B错误。
   程序计数器决定程序的执行顺序，故C正确。
   程序状态字寄存器对用户不透明，故D错误。

C

[解析] 三级时序系统提供的三级时序信号包括机器周期、节拍和工作脉冲。
   (1)机器周期
   ①在一个控制阶段内均持续起作用的信号。
   ②通常用周期状态寄存器来标志和指明某周期控制。
   ③指令周期可分为取指周期、分析周期和执行周期。
   (2)节拍
   ①把一个机器周期分成若干个相等的时间段，每个时间段对应一个电位信号，称节拍电位。
   ②一般都以能保证ALU进行一次运算操作作为一拍电位的时间宽度。
   (3)工作脉冲
   ①及时改变标志状态。
   ②工作脉冲的宽度一般为节拍电位宽度的1/N，只要能保证所有触发器都能可靠地、稳定地翻转即可。
   一台计算机机内的控制信号一般均由若干个机器周期状态、若干个节拍电位及若干个时标脉冲这样的三级控制时序信号定时完成。

C

[解析] 在中断系统中有一个允许中断触发器(开中断标志)，它可被开中断指令置“1”，也可被关中断指令置“0”。当允许中断触发器为“1”时，意味着CPU允许响应中断源的请求；当其为“0”时，意味着CPU禁止响应中断。
   每个中断请求触发器有一个屏蔽触发器(屏蔽标志)，屏蔽触发器为“1”时，CPU接收不到该中断源的中断请求，即它被屏蔽，但CPU仍可以响应其他中断请求。这里要注意二者的区别。所以A、B都是错误的。

A

[解析] 采用直接编码方式时，每个微操作命令都对应控制字段中的1位控制位，此时控制字段位数最多。

D

[解析] 当采用流水线时，第一条指令完成的时间是3t，以后每t都有一条指令完成，故总共需要的时间为3t+(8-1)t=10t；
   当不采用流水线时，完成12条指令总共需要的时间为8×3t=24t，所以加速比=24t/10t=2.4。

C

[解析] 超长指令字技术有点类似于超级标量，是一条指令来实现多个操作的并行执行，之所以放到一条指令是为了减少内存访问。通常一条指令多达上百位，有若干操作数，每条指令可以做不同的几种运算。
   知识点回顾：
   将一条指令分成若干个周期处理以达到多条指令重叠处理，从而提高CPU部件利用率的技术叫做标量流水技术。超级标量是指CPU内一般能有多条流水线，这些流水线能够并行处理。

D

[解析] IR、MAR、MDR是CPU的内部工作寄存器，在程序执行的过程中是自动赋值的，程序员无法对其操作，或者称为用户不可见，故A错误。
   通用寄存器既可以用作数据寄存器，又可以用作地址寄存器，故B错误。
   程序计数器用来存放下一条指令在主存中的地址，故C错误。
   所以选D。

A

[解析] 根据产生微操作控制信号的方式不同，控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3种，它们的根本区别在于CU的实现方式不同，而控制器中的其他部分基本上是大同小异的。
   ·组合逻辑型：采用组合逻辑技术来实现，也称为硬连接控制器，其控制单元是由门电路组成的复杂树形网络。这种方法是分立元件时代的产物，即以使用最少器件数和取得最高操作速度为设计目标。
   速度快是其最大优点。
   其缺点是控制单元的结构不完整，使得设计、调试、维修都较困难，难以实现设计自动化。
   ·存储逻辑型：这种控制器称为微程序控制器，采用存储逻辑来实现，也就是把微操作信号代码化，使每条机器指令转化称为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。
   其优点是设计规整，调试、维修、更改以及扩充指令方便。
   其缺点是增加了一级控制存储器，指令的执行速度比组合逻辑控制慢。
   ·组合逻辑和存储逻辑结合型：是组合逻辑技术和存储逻辑技术结合的产物，克服了两者的缺点，是一种较有前途的方法。

B

[解析] 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间，故指令周期的第一个机器周期一定是取指周期，A正确。
   每条指令完成的操作不同，有的指令只要把一个寄存器的内容送到另一个寄存器，有的要进行简单的加/减法运算，还有的是复杂的乘/除法运算，这些操作所花的时间相差很大，所以不是所有指令的执行子周期都一样长，故B错误。
   间接寻址方式的指令地址码给出的是操作数地址的地址，因此在取得操作数过程需要访问两次内存，第一次根据地址码到内存取操作数地址，第二次根据操作数地址到内存取操作数，故C正确。
   现代计算机系统都具有中断功能，在具有中断功能的系统中，除了指令本身要求的操作以外，每条指令执行结束、取下条指令之前，还要检测有没有中断请求，所以D正确。

C

[解析] 计算机的执行速度指平均指令执行速度，而平均指令执行速度为
   
   机器周期可以由主频计算出来，本题可将主频改为机器周期。
   从本题也可得出，不能说计算机的主频越大，速度也一定越快，因为还跟其他因素相关。

A

[解析] 微程序存放在控制存储器中。

C

[解析] 微程序控制存储器用来存放微程序，是微程序控制器的核心部件，属于CPU的一部分，而不属于主存。

D

[解析] 在微程序控制的计算机中，指令系统的每一条指令都被编写成一个微程序，而微程序就是存储在控制存储器。所以要修改指令的内容，就需要改变控制存储器中微程序的内容。

A

[解析] 增量方式又称为计数器方式，也就是用微程序计数器(μPC)来产生下一条微指令的地址。

C

[解析] 在断定方式的微指令中，微指令格式中设置一个后继地址字段，用于指明下一条要执行的微指令的地址。同时通过转移控制字段进行条件测试，并根据测试结果对后继地址修改，形成转移微地址。

D

[解析] 一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序，微程序存放在控制存储器中，微指令在控制存储器中的存储位置称为微指令。

C

[解析] 当执行指令(包括转移指令)时，CPU将自动修改。PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址，故A正确。
   在程序开始执行前，必须将它的起始地址，即程序的第一条指令所在的内存单元地址送入PC。当执行指令时，CPU将自动修改PC内容，使其保存的总是将要执行的下一条指令的地址，故B正确。
   当执行到转移指令时，对于无条件转移或调用、返回等指令，则PC的值直接修改为目标指令地址；对于条件转移(分支)指令，则必须根据前面指令或当前指令执行的结果标志，确定是把转移目标地址还是把下一条指令地址送到PC。所以转移指令时，PC的值并不总是直接修改为转移目标指令的地址，故C错误。
   程序计数器的位数取决于CPU能够访问的程序存储空间的大小，一般情况下为主存储器，所以程序计数器的位数与主存储器地址的位数相等，而主存储器地址取决于主存储器的容量。也就是说，程序计数器(PC)的位数跟存储器地址寄存器(MAR)的位数相等，所以D正确。

B

[解析] 在中央处理器CPU中，累加器是一种暂存器，用来存储计算所产生的中间结果。如果没有累加器这样的寄存器，那么在每次计算(加法，乘法，移位等)后就必须要把结果写回到内存中，然后也需再读回来。而从内存读的速度远不如ALU从累加器读取数据的速度，故本题选B。

A

[解析] CPU时钟周期，通常为节拍脉冲，既主频的倒数，它是处理操作的最基本的单位，故本题选A。

B

[解析] 用户可见寄存器，指用户程序中的指令可直接访问或间接修改其值的寄存器，包括通用寄存器、地址寄存器和程序计数器(PC)。
   用户部分可见寄存器，指用户程序中的指令只能读取部分信息的寄存器，如程序状态字寄存器(PSWR)或标志寄存器(FLAG)，其内容由CPU根据指令执行结果自动设定，用户程序执行过程中可能会隐含读出其部分内容，以确定程序的执行顺序，但不能修改这些寄存器的内容。
   用户不可见寄存器，指用户程序不能进行任何访问的寄存器。这些寄存器大多用于记录控制信息和状态信息，只能由CPU硬件或操作系统内核程序访问，例如，指令寄存器IR用来存放正在执行的指令，只能被硬件访问；存储器地址寄存器(MAR)和存储器数据寄存器(MDR)分别用来存放将要访问的存储单元的地址和数据，也由硬件直接访问；中断请求寄存器、进程控制块指针、页表基址寄存器等只能由内核程序访问，因此也都是用户不可见寄存器。

D

[解析] 前三个选项都正确，D错误，指令寄存器(IR)用来保存当前正在执行的一条指令，而不只是操作码。

B

[解析] CPU包括运算逻辑部件(ALU)、寄存器部件和控制部件等，故本题选B。

D

[解析] 数据通路包括组合逻辑单元和存储信息的状态单元。组合逻辑单元用于对数据进行处理，如加法器、ALU、扩展器(0扩展或符号扩展)、多路选择器，以及总线接口逻辑等；状态单元用于对指令执行的中间状态或最终结果进行保存，如触发器、寄存器等，故本题D错误。

B

[解析] PC(Program Counter，程序计数器)：用于指出下一条指令在主存中的存放地址。
   IR(Instruction Register，指令寄存器)：用于保存当前正在执行的那条指令的代码。
   MAR(Memory Address Register，地址寄存器)：用来保存当前CPU访问的内存单元的地址。
   MDR(Memory Data Registe，数据寄存器)：用来暂存由内存储器中读出或写入内存的指令或数据。
   这4个寄存器的作用属于最基础的知识，记清楚英文全称，功能自然就记住了。

B

[解析] 变长指令字格式是一种不规则型指令集，指令长度不一，每条指令所占字节数不同，因此，在计算下一条指令的地址时，应将当前指令地址(PC的内容)加上当前指令的字节数，故本题应该选B。C是个明显错误的选项，既然不知道下一条指令的地址，又如何能够知道下一条指令的字节数。

B

[解析] 99%的指令的指令周期=取指周期+执行周期=2个时钟周期+2个时钟周期=4个时钟周期，即一条指令大约平均需要4个时钟周期完成。即CPI=4。
   (注：CPI(Cycles Per Instruction)表示每条计算机指令执行所需的时钟周期，有时简称为指令的平均周期数。)

D

[解析] 直接编码方式不需要译码，但微指令字长过长。字段直接编码方式缩短了微指令字长，但因为要通过译码电路再发出微命令，因此比直接编码方式慢，故A和B都是正确的描述。
   采用断定法，需要多一个下地址字段，而增量计数器法则不需要，故采用增量计数器法的微指令格式更短，故C正确。
   水平型指令的特点是一次能定义并执行多个并行操作的微指令，而垂直型微指令通常只有1～2个微命令，不强调并行控制功能，故水平型微指令包含的微指令更多，故D错误。

B

[解析] 微程序设计的概念：将一条机器指令编写成一个微程序，每一个微程序中包含若干条微指令，而每一条微指令又对应一个或几个微操作命令。然后把这些微程序存到一个控制存储器中，用寻找用户程序的方法来寻找每个微程序中的微指令。所以逐条执行每一条微指令，也就相应地完成了一条机器指令的全部操作。

D

[解析] 组合逻辑控制(硬布线逻辑控制)由基本的门电路组合实现。以这种方式实现的控制器的处理速度快，但电路庞杂，制造周期长，不灵活，可维护性差，故本题选D。

D

[解析] CPU访问主存时，会将地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中。若此字在Cache中，立即传送给CPU，否则，用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出并送到Cache中。
   该过程并不需要CPU专门进行处理，故不可能需要异常处理程序进行处理。

A

[解析] “自陷”(Trap)异常指的是一类人为设定的事件(故Ⅰ正确，Ⅲ错误)，在程序中事先设定一条特殊的指令，通过执行这条特殊指令，自动中止正在执行的原程序，转到一个特定的内核管理程序去执行(故Ⅳ正确)，执行完后，回到那条特殊指令后面的一条指令开始执行。这些特殊的指令称为“访管指令”或“自陷指令”(故Ⅱ正确)。

D

[解析] 定长指令字和定长操作码使得每条指令的取指和译码操作一致，便于流水线控制，故A正确。
   指令类型少、操作数地址规整便于规划取操作数步骤，并使得对指令进行译码的同时，可以读取寄存器操作数，故B正确。
   采用Load/Store型指令风格便于利用执行运算步骤来进行地址计算，故C正确。
   注意，这里并不是说“平均执行时间”，采用流水线方式使得指令吞吐率提高了，即在给定的时间内完成指令执行的条数增加了，但每条指令的执行过程没有减少，所以不会缩短一条指令的执行时间，反而会延长一条指令的执行时间。因为在确定一条流水线的流水段个数时，是以最复杂指令执行过程所需要的流水段个数为标准设计的。在确定每个流水段的宽度时，也以最复杂流水段所需要的宽度来设计。因而，所有指令都需要花费最慢指令所需要的执行时间才能完成执行。此外，每个流水段要有信息的缓存和传递等，这也增加了额外的执行时间开销，故D错误。

D

[解析] 流水线只是引入了指令的“并行处理”，故各个子功能不可缺少，且顺序不变，为了并行方便，在确定每个流水段的宽度时，以最复杂流水段所需要的宽度来设计，故长度都一样。因此A、B、C都正确。
   在发生资源相关冲突的情况下，功能部件就可能执行空操作。
   

表1  指令的流水段对应的独立功能部件(一)

 
   在表1中，在第四个时钟周期，第I1条的MEM段(访存取数)与第I4条的IF段(访存取指令)都要访问存储器。当数据和指令放在同一个存储器且只有一个访问口时，便发生两条指令争用存储器资源的相关冲突。有两个解决办法：①第I4条的IF段停顿一个时钟周期再启动，见表2。②增加一个存储器，将指令和数据分别放在两个存储器中。
   

表2  指令的流水段对应的独立功能部件(二)

 
   在表2中，第四个时钟周期，取指功能部件是在执行空操作的。
   因此本题错误选项为D。

C

[解析] 超流水线技术是通过细化流水，提高主频，使得机器在一个周期内完成一个甚至多个操作。
   下图中将原来一个时钟周期分成了3段，故在原来的时钟周期内，功能部件被使用了3次，使流水线以3倍于原来时钟频率的速度运行。了解了超流水线技术之后，我们来分析这4个描述。
 
   
   超流水线技术相当于把原来的流水段“流水线化”，故单条指令的执行时间是变长的，因为采用流水线方式使得指令吞吐率提高了，即在给定的时间内完成指令执行的条数增加了，但每条指令的执行过程没有减少，所以不会缩短一条指令的执行时间，反而会延长一条指令的执行时间，故Ⅰ错误。
   Ⅱ明显正确，超流水线技术使得主频提高了。
   Ⅲ不对，超流水线技术在一个新的时钟周期中(图中新的时钟周期为原时钟周期的1/3)，每个时钟周期也只能发射一条指令。
   Ⅳ不对，在原时钟周期内(图中即为1)，功能部件其实被使用了多次(图中为3次)。

A

[解析] 在确定一条流水线的流水段个数时，是以最复杂指令执行过程所需要的流水段个数为标准设计的。在确定每个流水段的宽度时，也以最复杂流水段所需要的宽度(等同于CPU时钟周期)来设计。因此应该选择最长时间流水段所需要的宽度，即90ns，故本题选A。

B

[解析] 下表中，每个指令的5个流水段分别对应5个独立的功能部件。这时指令I4的IF流水段，如果跟I1的IF流水段使用相同的功能部件，那么它就不会和I1指令的MEM流水段发生结构相关冲突。故避免结构相关冲突的基本做法是使每个指令在相同的流水段中使用相同的功能部件，故B错误。
   

指令的流水段对应的独立功能部件(三)

 
   其他选项都为正确的叙述。

D

[解析] Ⅰ选项是对数据相关冲突的正确定义，故Ⅰ正确。
   Ⅱ、Ⅲ和Ⅳ都是解决数据相关冲突的方法，故也都是正确的，故本题应该选D。

A

[解析] 下图是超标量流水线的示意图，很明显，在每个时钟周期内同时发射了多条指令，当然这些同时执行需要多个不同的功能部件，通过这些部件的并行运行来提高指令的吞吐率，故B、C和D都是正确的叙述。超标量技术并没有采用更多的流水段个数，这是超流水线技术的做法，故A错误。
 
   

超标量流水线的示意图

C

[解析] 所谓同步控制方式，是指系统有一个统一的时钟，所有控制信号均来自这个统一的时钟信号。同步控制方式在CPU控制和外围设备控制中都有应用，故A、B错。D选项是干扰项，故本题选C。

A

[解析] 累加寄存器(ACC)通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。
   为了保证程序能够连续地执行下去，CPU必须采用某些“手段”来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。
   程序状态寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志(C)，运算结果溢出标志(V)，运算结果为零标志(Z)，运算结果为负标志(N)等。除此之外，状态条件寄存器还可保存中断和系统工作状态等信息。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
   指令寄存器用来保存当前正在执行的指令。

本题考查超标量指令流水线，考查内容并不难，就是每个时钟周期可以有多个指令同时开始执行。但由于本题条件非常多，提高了题目难度，故一定要读懂每句的意思，再开始做题。
   由已知条件可以得到，译码部件能够同时执行读取和译码两条指令，故译码部件在第一个时钟周期，执行I1和I2；在第二个时钟周期，执行I3和I4；在第三个时钟周期，执行I5和I6。
   执行功能部件，第一个时钟周期空闲。在第二个时钟周期，才启动I1和I2，由于I1需要两个周期，I2需要一个周期，第二个时钟周期结束后，I2开始延迟等待。在第三个时钟周期，I3启动，I1和I3同时执行，又已知I3～I6都共用一个功能部件，所以I4必须等到I3执行周期完成后才能启动。在第四个时钟周期，I4启动执行。第五个时钟周期，I5启动执行。第六个时钟周期，I6启动执行。
   写回部件，第一、二个时钟周期空闲。第三个时钟周期，虽然I2执行完成，但I1还未执行完成，又已知写回部件需要两条指令都完成才会工作，故第二个时钟周期仍然空闲。第四个时钟，I1和I2执行阶段都结束，I1和I2进入写回阶段。在第五个时钟周期，I3和I4的执行阶段都结束，I3和I4进入写回阶段。在第六个时钟周期，虽然I5执行完成，但I6还未执行完成，故第六个时钟周期空闲。在第七个时钟周期，I5和I6的执行阶段都结束了，I5和I6进入写回阶段。
   根据上述分析，流水线时空图如图1所示。
 
   
   其中，I1和I2的完成时间为4t，I3和I4的完成时间为5t，I5和I6的完成时间为7t。
   [注] 有些同学所画的流水线时空图可能如图2所示。
 
   
   也是正确的，因为题目对两个同时启动的指令是没有优先级概念的，是同等的，故哪个指令先执行都是有可能的。但即使如此处理，各指令的完成时间还是不变，故答案还是唯一的。